

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-186448

(43)Date of publication of application: 20.07.1990

G06F 11/28 GO6F 15/78

H01L 27/04

(71)Applicant: NIPPON CHEMICON CORP

(22)Date of filing:


13.01.1989

(72)Inventor: KUNIOKA YASUHIRO

(54) INTEGRATED CIRCUIT WITH DEBUGGING ENVIRONMENT

(57)Abstract:

PURPOSE: To decrease the charge of an ICE development fee by programming the most of debugging support by a debugger host program in a host computer side, for a remote primitive debugger program. CONSTITUTION: In a microcomputer ASIC side 10, a token sent from a host side is analyzed and the contents of a register save area are returned to respective registers. Then, processing jumps to a designated address and a user program is executed. When the processing comes up to a break address, a comparator circuit 24 is operated and software interruption is generated. Then, a control right is returned to a monitor side. A monitor program informs the generation of break of the host side and waits for it that the token is inputted from the host side again. By repeating such an operation sequence, the user program of the microcomputer ASIC 10 is emulated from the host computer and system debugging can be executed.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

D 公開特許公報(A)

平2-186448

@Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)7月20日

G, 06 F 11/28 15/78

510 K

7343-5B 7343-5B

審査請求 未請求 請求項の数 1 (全6頁)

Sest Avgildage

デバッグ環境を備えた集積回路

②特 願 平1-4783

②出 頭 平1(1989)1月13日

@発明者 國岡

保 弘

東京都青梅市東青梅 1 丁目167番地の 1 日本ケミコン株式会社内

⑦出 頭 人 日本ケミコン株式会社の代 理 人 弁理士 浜田 治雄

東京都青梅市東青梅1丁目167番地の1

明相當

1. 発明の名称

デバッグ環境を備えた集積回路・

1914 St. St. & A. & J. 18 9 9

- 2. 特許請求の範囲
 - (1) マイクロアロセッサをコアにしてROMや RAMおよび周辺LSIの各種機能を1チッ プに組み合わせて特定用途向けに作られるマ イコンASICチップ内に、プログラムデバ ックのためのソフトウェアの一部を記憶する デバッグROMと、プログラム実行中断のた。 めのブレーク回路部と、ホストコンピュータッ との通信用エノロボートとを備え、前記マイ コンASICのデバッグ時にはホストコンピ ュータと前記通信用I/Oボートを介してホ ストコンピュータ上のデバッグ用ソフトウェ アと前記デバッグROM内のデバッグ用ソフ トウェアとが通信を行いながら、前記ROM やRAM内に記憶されたASIC内蔵プログ ラムに対するシステムデバッグを行えるよう 構成したことを特徴とするデバッグ環境を備

えた集積回路。

3.発明の詳細な説明

この発明はデバッグ環境を備えた集積回路に係り、特にマイクロコンピュータ(以下、マイコンと称する。)の組込まれたASIC(アプリケーション・スペシフィック・インテグレーテッド・サーキットの略称。)などの集積回路に内蔵したプログラムに返し、ソフトウェアのデバッグを容易に行うことのできるデバッグ環境を備えた集積回路に関する。

(従来の技術): コウェッ tena ...

従来、マイコン組込み製品における組込みソフトウェアのデバッグは、マイコンの動作をシミュレートすることができるインサーキットエミュレータ(以下、ICEと称する。)と呼ばれる装置を用いて行われている。この種の装置は、一般に第3回に示すような構成をしている。第3回において、参照符号50は、マイコン組込み製品であるターゲットマ

上のマイコンLSI用ソケット52に、マイ コンチップ 5'8 が内蔵されたプローブ 5 6 の ケーブル54が接続される。プローブ56は ケーブル60を介してICE本体62と接続 tha.

このように構成されるICEにおいて、タ - ゲットマシーン50と同種のマイコンチッ ア58が実装されたアローブ56は、ターゲ ットマシーン50とICE本体62とを接続 するためのインタフェース部分に相当し、こ れによりICE本体62があたかもソケット 52上にあるかのように動作し、ターゲット マシーン50のエミュレーション。部分命令一 の実行、解析などを行ってハードウェアおよ びソフトウェアを含めたシステムデバッグを `;することができる。

〔発明が解決しようとする課題〕

しかしながら、前述したICEの構成では、 ターゲットマシーン50とプローブ56との

シーンであり、このターゲットマシーン50 間にケーブル54で接続される距離が必ず在 在し、信号遅延、負荷容量、ノイズマージン 等に影響を与えるため、ターゲットマシーン 50の設計時にICEの接続を充分考慮した 設計マージンを取る必要がある。しかるに、 設置現場での実稼動条件が、開発現場におけ る「CEとの接続用に見積もった実稼動条件 の設計マージン以上であるようなノイズの影 響を受ける悪環境下であったりすると、実機 デバッグ作業用にICEを使用できなくなっ たりする。マイコンの動作周波数が高周波化 されるにつれて、このようなノイズの影響を 受け易くなり、ICE使用による実機デバッ グ環境を益々困難なものとしてきている。さ らに、ターゲットマシーン50の規模が大き くなるにつれ、開発時におけるハードウェア の設計以上にそのソフトウェアの開発にも多 くの労力を必要とし、ソフトウェアのデバッ グツールであるICEの果たす役目が益々重 要になり、ICEが不可欠となってきている。

特にターゲットマシーン50が特定ユーザー 向マイコンASICである場合には、特定ユ -ザー専用のICEを開発する必要があるが、 しかし、特定ユーザー専用のためのマイコン ASIC用ICEを新たに開発するというこ とは、ユーザーへの開発費用負担が非常に大 さくなり、それはマイコンASIC開発とほ ぼ同等の負担規模となる。このため、マイコ ンASIC開発では個別に従来のような専用 のICEを提供するということが困難になっ てきている.

そこで、本発明の目的は、ICEと同様の システムデバッグ機能を持ち、しかも実稼動 状態でのエミュレーションのために従来のよ うにシステム設計時にICEとの余分な接続 マージンを見積もる必要がなく、容易に外部 からホストコンピュータによりエミュレーシ ョンを行うことができ、コスト的にも特定ユ ーザ向のマイコンASICに適するデバッグ 環境を備えた集積回路を提供するにある。

(課題を解決するための手段)

本発明に係るデバッグ環境を備えた集積回 路は、マイクロアロセッサをコアにして ROMやRAMおよび周辺LSIの各種機能 を1チップに組み合わせて特定用途向けに作 られるマイコンASICチップ内に、プログ ラムデバッグのためのソフトウェアの一部を 記憶するデバッグROMと、プログラム実行 中断のためのブレーク回路部と、ホストコン ビュータとの通信用エノロボートとを備え、 前記マイコンASICのデバッグ時にはホス トコンピュータと前記通信用1/Oポートを 介してホストコンピュータ上のデバッグ用ソ フトウェアと前記デバッグROM内のデバッ グ用ソフトウェアとが通信を行いながら、前 記ROMやRAM内に記憶されたASIC内 蔵プログラムに対するシステムデバッグを行 えるよう構成したことを特徴とする。

(作用)

本発明に係るデバッグ環境を陥えた集積回。

路によれば、デバッグROM内に格納された プログラムデバッグのためのソフトウェアの 一部は、主にメモリ内容のリード・ライト。 命令の実行およびレジスタの参照・変更など、 コアになるマイクロプロセッサのハードウェ ア構成に依存する部分を処理する必要最少限 のプログラムであり、かつ、ホストコンピュ ータ上のデバッグ用ソフトウェアにより処理 したい機能に共通的に使用できる最も低レベ ルの処理内容のプログラムである。例えば、 ホストコンピュータとの通信用1/〇ポート からのアドレステータを読み、そのアドレス の内容を通信用1/Oボートへ出力するとい うような処理プログラムであり、ホスト側は、 この機能を組み合わせてメモリダンプ(メモ リ内容の表示)コマンドを実現する。このよ うに、ホストコンピュータから通信用1/O ポートを介してこのデバッグ ROMとの間で、 通信を行いながら、ユーザROM及びRAM 内に格納されたマイコンASIC内蔵プログ

ラムのデバッグを外部から容易に実行するこ とができる。

(実施例)

次に本発明に係るデバッグ環境を備えた集 積回路の実施例につき、添付図面を参照しな がら以下詳細に説明する。

ここで、デバッグ用に付加されたブレーク 回路部20を構成する各回路ブロックの動作 について説明する。

比較回路プロック 2 4 は、フリップフロップ列から構成され、フリップフロップに記憶させてある 頃と、コア C P U 1 2 から出ているアドレスバス 3 8 の 値を 常時比較する 回路ブロックである。コア C P U 1 2 がアドレスバス 3 8 にアドレスを乗せるのは、

① メモリヘのデータアクセス(リード、

ライト)

② 命令フェッチ (次の命令をメモリから 読込む)

の2つの場合であり、比較回路ブロック24 はどちらの場合でもアドレス値が一致すれば、 定数発生回路ブロック22に対しトリガ信号 を出力する。

 数発生回路からのデータを乗せる役割を果たす。なお、命令フェッチ信号およびコア CPU12のバスサイクルはCPUに依存す るため、バス調停回路も各CPUにより異なる。

比較値登込回路プロック 2 6 は、 E X - N O R ゲートおよび N A N D ゲート列から構成され、比較回路プロック 2 4 のフリップフロップに、コア C P U 1 2 からの書込む回路ではよりデータバス 3 6 の内容を 書込む回路である。コア C P U 1 2 の 書込み動作がマイコン A S I C に使用する & C P U により異なため、一般には言えないが、一般的には、

"I/O命令" または "メモリ書込み命令" をコアCPU12に実行させることによって、"I/Oアクセス信号" または "メモリアクセス信号"、さらに "書込み信号" 等が変化するので、これらの信号線を用いてデータバス36の内容を取り込むことができる。

このような回路ブロックから構成されるマ

イコンASICチップ10が搭載されるター グットマシーンをホストコンピュータと接続 して、マイコンASIC10内のユーザブロ グラムをデバッグする際の処理シーケンスに つき、以下説明する。

(1) 起動時:

2 4 をリセットする)を行い、再び通信線か らのトークンが入力されるのを待つ。 ---

(2) ブレークアドレスの設定:

ユーザがホストコンピュータのキーボードから、ブレークアドレスの設定のためのコマンドを入力すると、ホスト側デバッガアログラムがこのコマンドを解析して、マイコンASIC10に対して通信線を介して "B"の文字(ブレークトークン)およびブレークアドレスデータを送る。

マイコンASIC10側は、このトークンを解析し(この場合はブレークトークンだから)、比較回路24にブレークアドレスデータの設定を行い、再び通信線からのトークンが入力されるのを待つ。

(3) ユーザプログラムの実行と

ブレークの発生:

ユーザがホストコンピュータのキーボード から、ユーザR O M 1 4 および R A M 1 6 内 に格納されたユーザプログラム実行のための コマンドを入力すると、ポスト側デバッガプログラムがこのコマンドを解析して、マイコンASIC10に対し通信線を介して "G"の文字 (ゴートークン) および実行開始アドレスデータを送り、その後マイコンASIC10側からブレーク発生トークンが送られるのを待つ。

マイコンASIC側10は、ホスト側から 送られてきたトークンを解析し(この場合は ゴートークンだから)、レジスタセーブエリ アの内容を各レジスタに戻し、指定アドレス にジャンプする。これにより、ユーザプログ ラムが実行される。

ユーザアログラムが実行され、ブレークアドレスまで来ると、比較回路24が働いてソフトウェア割り込みが発生し、制御権はモニタアログラムに戻る。モニタアログラムは、ブレークが発生したことをホスト側にトークンを送ることにより知らせ、再びホストから通信線を介してトークンが入力されるのを特

つ.

以下、上記した(2),(3) の動作シーケンス を繰り返すことによって、ホストコンピュー タからマイコンASICI O のユーザアログ ラムのエミュレーションを行って、システム デバッグを行うことができる。

このように動作するモニタブログラム格納のためのデバッグROMをマイコンASIC10のチップ内に設けても、モニタブログラムの規模はわずかであり、例えば、8ピットCPUのチップ面積を1とすれば、モニタブログラム追加用に必要な面積は、その面積の4%程度にしか過ぎない。

なお、モニタアログラムは、個々のターゲットマシーンのコアCPU12用に作る必要はあるが、小規模アログラムなのでその労力は従来の専用ICEの開発に比べて大したことではない。また、ホストコンピュータ側のデバッガホストアログラムは、高級言語で記述可能なアログラムであるので、一度アログ

コンピュータによって、実際のターゲットマシーンのマイコンASIC上で直接デバッグ作業が可能となるために、効果的なアログラム開発が期待できる。

従って、マイコンASIC用に高価な専用ICEを個々に開発しなくともシステムデバッグが実行でき、その経済的効果は著しいものがある。さらに、従来のようなマイコンASIC開発時におけるICEとの接続マージンなどの見積もりが不要となる効果も得られる。

以上、本発明の好適な実施例について説明したが、本発明は前記実施例に限定されることなく、本発明の精神を逸脱しない範囲内において種々の設計変更をなし得ることは勿論である。

4. 図面の簡単な説明

第1 図は本発明に係るデバッグ環境を備え、 た集積回路の一実施例を示す集積回路の要部 ブロック構成図であり、第2 図は本発明に係 ラムを作製すれば、専用のホストコンピュー タだけを使用する必要はなく、容易に他のコ ンピュータへの移植ができ、ホスドコンピュ ータの使用に融通性がある。

(発明の効果)

るデバッグ用に付加されたブレーク回路部の 実際的な回路構成の一例を示す図、第3図は 従来のインサーキットエミュレータの構成例 を示す図である。

10…マイコンASICチップ

12... 3 7 C P U

14... ユーザ R O M

16 ... R A M

18… デバッグROM

20…デバッグ用に付加されたブレーク回路部

22…定数発生回路ブロック

24… 比較回路プロック

26… 比較値響込回路ブロック

30…アドレスデコード回路

32…入出力用1/0ポート

34…通信用 1 / 0 ポート

36…データバス

38…アドレスバス

40…タイミング制御線

50…ターゲットマシーン 52…ソケット 54,60 …ケーブル 56…アローブ 58…マイコンチップ 62…ICE本体

